Recenzie čitateľov
Zhrnutie:Kniha je vysoko cenená ako základný zdroj informácií na osvojenie si a obnovenie znalostí v oblasti SystemVerilog Assertions (SVA), pretože ponúka jasné vysvetlenia, praktické príklady a užitočné diagramy. Niektorí čitatelia však upozornili na nepresnosti v niektorých častiach a kritizovali vysokú cenu knihy a kvalitu väzby.
Výhody:⬤ Zrozumiteľné vysvetlenia
⬤ komplexné príklady
⬤ praktické aplikácie
⬤ efektívna referencia pre každodenné verifikačné úlohy
⬤ dobré na rýchle osvieženie základov.
Nevýhody:⬤ Obsahuje niektoré nepresné informácie
⬤ vysoká cena
⬤ možné problémy s väzbou v tvrdej väzbe.
(na základe 6 čitateľských recenzií)
Pôvodný názov:
System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Obsah knihy:
Táto kniha poskytuje praktického, aplikačne orientovaného sprievodcu jazykom a metodikou SystemVerilog Assertions a Functional Coverage. Čitatelia budú profitovať z prístupu krok za krokom k osvojeniu si jazykových a metodologických nuáns SystemVerilog Assertions aj Functional Coverage, ktoré im umožnia odhaliť skryté a ťažko nájditeľné chyby, poukázať priamo na zdroj chyby, poskytnúť čistý a jednoduchý spôsob modelovania komplexných kontrol časovania a objektívne odpovedať na otázku "overili sme funkčne všetko". Táto kniha, ktorú napísal profesionálny koncový používateľ návrhu a verifikácie ASIC/SoC/CPU a FPGA, vysvetľuje každý koncept na ľahko pochopiteľných príkladoch, simulačných záznamoch a aplikáciách odvodených zo skutočných projektov. Čitatelia budú mať možnosť zvládnuť modelovanie komplexných kontrol pre funkčnú verifikáciu a vyčerpávajúcich modelov pokrytia pre funkčné pokrytie, čím sa drasticky skráti ich čas na návrh, ladenie a pokrytie.
Toto aktualizované tretie vydanie sa zaoberá najnovším funkčným súborom vydaným v IEEE-1800 (2012) LRM vrátane mnohých ďalších operátorov a funkcií. Okrem toho sú rozšírené mnohé vysvetlenia súbežných tvrdení/operátorov a pridaných je viac príkladov a obrázkov.
- V plnom rozsahu pokrýva najnovšiu syntax a sémantiku IEEE-1800 2012 LRM;
- Pokrýva jazyky a metodiky SystemVerilog Assertions aj SystemVerilog Functional Coverage;
- Poskytuje praktické aplikácie toho, čo, ako a prečo sa používa pri verifikácii na základe tvrdení a pri metodikách funkčného pokrytia;
- vysvetľuje každý koncept krok za krokom a aplikuje ho na praktický príklad z reálneho života;
- obsahuje 6 praktických LABov, ktoré umožňujú čitateľom prakticky využiť koncepty vysvetlené v knihe.
