Hodnotenie:
Knihu odporúčame všetkým, ktorí sa snažia zlepšiť funkčnú verifikáciu návrhov ASIC a SoC. Ponúka komplexný prehľad potrebných tém, praktické príklady a zrozumiteľné vysvetlenia, vďaka čomu je vhodná pre skúsených odborníkov aj začiatočníkov.
Výhody:Jasné vysvetlenia, logické poradie tém, praktické príklady, komplexné pokrytie funkčnej verifikácie, vhodné pre začiatočníkov aj skúsených profesionálov.
Nevýhody:Predpokladá základné znalosti, čo nemusí vyhovovať úplným začiatočníkom.
(na základe 3 čitateľských recenzií)
Asic/Soc Functional Design Verification: A Comprehensive Guide to Technologies and Methodologies
Táto kniha podrobne opisuje všetky potrebné technológie a metodiky potrebné na vytvorenie komplexnej stratégie a prostredia na overovanie funkčnosti návrhu, ktoré umožňujú zvládnuť najťažšiu úlohu, ktorou je zaručiť funkčný kremík na prvý pokus.
Autor najprv načrtáva všetky podoblasti verifikácie na vysokej úrovni, s dostatočnou hĺbkou na to, aby sa inžinier mohol zorientovať v danej oblasti skôr, než sa pustí do jej detailov. Potom podrobne opisuje štandardné priemyselné technológie, ako sú UVM (Universal Verification Methodology), SVA (SystemVerilog Assertions), SFC (SystemVerilog Functional Coverage), CDV (Coverage Driven Verification), Low Power Verification (Unified Power Format UPF), AMS (Analog Mixed Signal) verification, Virtual Platform TLM2.
0/ESL (Electronic System Level) metodológia, statická formálna verifikácia, kontrola logickej ekvivalencie (LEC), akcelerácia hardvéru, emulácia hardvéru, ko-verifikácia hardvéru a softvéru, analýza výkonovej oblasti (PPA) na virtuálnej platforme, metodológia opätovného použitia z algoritmu/ESL do RTL a ďalšie celkové metodológie.
© Book1 Group - všetky práva vyhradené.
Obsah tejto stránky nesmie byť kopírovaný ani použitý čiastočne alebo v celku bez písomného súhlasu vlastníka.
Posledná úprava: 2024.11.13 22:11 (GMT)