Recenzie čitateľov
Zhrnutie:Knihu odporúčame inžinierom, ktorí prechádzajú z Verilogu na SystemVerilog, najmä na účely návrhu. Je podrobná, ľahko čitateľná a dobre štruktúrovaná. Treba však poznamenať, že vydanie pre Kindle má zlé formátovanie a niektorí používatelia majú pocit, že neobsahuje komplexné pokrytie jazyka SystemVerilog a má riedky index.
Výhody:⬤ Skvelé pre inžinierov, ktorí poznajú jazyk Verilog a prechádzajú na SystemVerilog, najmä pri návrhu.
⬤ Podrobné, ale ľahko čitateľné.
⬤ Poskytuje dobré príklady a prípadové štúdie.
⬤ Dobre štruktúrované témy, ktoré logicky plynú.
⬤ Odporúčané pre návrhárov a architektov RTL.
Nevýhody:⬤ Problémy s formátovaním vo vydaní pre Kindle.
⬤ Nie je komplexný; chýbajú podrobnosti o celom jazyku SystemVerilog.
⬤ V porovnaní s inými učebnicami je index riedky.
⬤ Primárne sa zameriava na syntetizovateľné funkcie, nezahŕňa nesyntetizovateľné aspekty.
(na základe 14 čitateľských recenzií)
Pôvodný názov:
Systemverilog for Design Second Edition: A Guide to Using Systemverilog for Hardware Design and Modeling
Obsah knihy:
V aktualizovanom druhom vydaní bola táto kniha rozsiahlo prepracovaná podľa jednotlivých kapitol, aby zahŕňala mnohé aktualizácie textu a príkladov potrebné na zohľadnenie zmien prijatých medzi prvým vydaním knihy a dokončením novej normy.
Kniha presne odráža syntaktické a sémantické zmeny jazyka SystemVerilog, čím sa stáva nevyhnutnou referenciou pre systémových odborníkov, ktorí potrebujú informácie o najnovšej verzii. Okrem toho druhé vydanie obsahuje novú kapitolu, ktorá vysvetľuje „balíky“ jazyka SystemVerilog, nový dodatok, ktorý sumarizuje pokyny na syntézu uvedené v celej knihe, a všetky príklady kódu boli aktualizované na finálnu syntax a znovu spustené pomocou najnovšej verzie nástrojov spoločností Synopsys, Mentor a Cadance.
