Prozessorentwurf Mit Verilog Hdl: Modellierung Und Synthese Von Prozessormodellen

Recenzie čitateľov

Kniha poskytuje jasný, informatívny a logicky štruktúrovaný úvod do návrhu procesorov, zlepšuje pochopenie Verilogu a umožňuje praktické využitie v štruktúrach RISC a jednocyklových štruktúrach.

Jasná a informatívna prezentácia, dobre štruktúrované kapitoly, užitočné príklady so zdrojovým kódom, výrazné zlepšenie pochopenia Verilogu a základov návrhu procesorov, vhodné na solídne základy v zložitejších štruktúrach.

Žiadne z nich nie sú uvedené.

(na základe 1 čitateľských recenzií)

Obsah knihy:

V tejto knihe sú opísané rôzne návrhy 12- a 16-bitových mikroprocesorov, ako aj ich modelovanie a možná implementácia pomocou FPGA (Field Programmable Gate Array). Na tento účel sa používa jazyk na opis hardvéru Verilog HDL.

Zdrojový kód je podrobne spracovaný vo všetkých fázach návrhu. Modely Verilog sú navzájom porovnané na základe správ o syntéze a sú spracované výhody a nevýhody. Návrhy boli vytvorené pomocou vývojového softvéru CAD (Computer Aided Design), ktorý je možné bezplatne stiahnuť z internetu.

Vďaka naučeným základom si čitateľ môže vytvoriť vlastné prototypy pre konkrétne aplikácie. Kniha je určená predovšetkým študentom informatiky a elektrotechniky, ako aj vývojárom, ktorí sa chcú s touto problematikou oboznámiť.