Hardware Description Language Demystified: (anglické vydanie): Explore Digital System Design Using Verilog Hdl and VLSI Design Tools (Explore Digital System Design Using Verilog Hdl and VLSI Design Tools)

Recenzie čitateľov

Momentálne nie sú žiadne recenzie čitateľov. Hodnotenie je založené na 2 hlasoch.

Pôvodný názov:

Hardware Description Language Demystified: Explore Digital System Design Using Verilog Hdl and VLSI Design Tools (English Edition)

Obsah knihy:

Zoznámte sa a pracujte so základnými a pokročilými typmi modelovania v jazyku Verilog HDL

Kľúčové vlastnosti

⬤ Zoznámte sa s postupným postupom pri používaní návrhových nástrojov Verilog, ako sú Xilinx, Vivado, Cadence NC-SIM.

⬤ Preskúmajte rôzne typy HDL a ich potrebu.

⬤ Oboznámiť sa s typmi modelovania Verilog HDL na príkladoch.

⬤ Oboznámiť sa s pokročilým konceptom, ako je UDP, modelovanie na úrovni prepínačov.

⬤ Učiť sa o prototypovaní digitálneho systému na báze FPGA.

Popis

Jazyk opisu hardvéru (HDL) umožňuje analýzu a simuláciu digitálnej logiky a obvodov. HDL je neoddeliteľnou súčasťou nástroja EDA (electronic design automation) pre PLD, mikroprocesory a ASIC. HDL sa teda používa na opis digitálneho systému. Kombinované a sekvenčné logické obvody sa dajú jednoducho opísať pomocou HDL. Verilog HDL, štandardizovaný ako IEEE 1364, je jazyk na opis hardvéru používaný na modelovanie elektronických systémov.

Táto kniha je komplexnou príručkou o digitálnom systéme a jeho návrhu pomocou rôznych nástrojov na návrh VLSI, ako aj Verilog HDL. V knihe je uvedený postup používania rôznych nástrojov VLSI, ako sú Xilinx, Vivado, Cadence NC-SIM. Vysvetľuje aj pokročilé koncepcie, ako sú User Define Primitives (UDP), modelovanie na úrovni prepínačov, rekonfigurovateľné výpočty atď. Nakoniec táto kniha končí prototypovaním digitálneho systému na báze FPGA.

Na konci tejto knihy budete rozumieť všetkému, čo súvisí s návrhom digitálnych systémov.

Čo sa naučíte

⬤  Implementovať sčítačku, odčítačku, sčítačku a odčítačku pomocou Verilog HDL.

⬤  Preskúmať rôzne štýly modelovania v jazyku Verilog HDL.

⬤ Vykonať modelovanie na úrovni prepínača pomocou Verilog HDL.

⬤ Oboznámte sa s pokročilými technikami modelovania v jazyku Verilog HDL.

⬤ Zoznámte sa s prototypovaním na báze FPGA pomocou Verilog HDL.

Pre koho je táto kniha určená

Táto kniha bude užitočná pre každého, kto sa zaujíma o elektroniku a návrh VLSI a chce sa naučiť navrhovať digitálne systémy pomocou Verilog HDL. Vývojári integrovaných obvodov môžu túto knihu použiť aj ako rýchlu referenciu pre základy a funkcie jazyka Verilog HDL.

Obsah

1. Úvod do nástrojov na návrh VLSI.

2. Potreba jazyka na popis hardvéru (HDL)

3. Implementácia logických hradiel vo Verilog HDL.

4. Implementácia sčítačky a subtraktora pomocou Verilog HDL.

5. Implementácia multiplexora/demultiplexora v jazyku Verilog HDL.

6. Implementácia kodéra/dekodéra pomocou Verilog HDL.

7. Implementácia komparátora veľkosti pomocou Verilog HDL.

8. Implementácia klopného komparátora pomocou Verilog HDL.

9. Implementácia posunovacích registrov pomocou Verilog HDL.

10. Implementácia čítača pomocou Verilog HDL.

11. Implementácia čítača posunutých registrov pomocou Verilog HDL.

12. Pokročilé techniky modelovania.

13. Modelovanie na úrovni prepínačov.

14. Prototypovanie FPGA vo Verilog HDL.

O autorovi

Dr. Cherry Bhargava pôsobí ako docent a vedúci VLSI domény, School of Electrical and Electronics Engineering na Lovely Professional University, Punjab, India. Má viac ako 14 rokov skúseností s výučbou a výskumom. Je držiteľkou titulu Ph. D. (ECE), IKGPTU, M. Tech (VLSI Design & CAD) Thapar University a B. Tech (Electronics and Instrumentation) z Kurukshetra University. Má kvalifikáciu GATE s celoindickým umiestnením 428.

Je autorkou približne 50 odborných výskumných prác v SCI, kvalitných časopisoch indexovaných v databáze Scopus a na národných/medzinárodných konferenciách.

Dr. Rajkumar Sarma získal titul B. E. v odbore Elektronika a komunikačné inžinierstvo na Vinayaka Mission's University, Salem, India a titul M. Tech na Lovely Professional University, Phagwara, Punjab a v súčasnosti pokračuje v doktorandskom štúdiu na Lovely Professional University, Phagwara, Punjab.